600 Series Chipset Family Platform Controller Hub
Datasheet, Volume 1 of 2
Signal Description
Signal Name | Type | Description |
---|---|---|
PCIE1_TXP PCIE1_TXN PCIE2_TXP PCIE2_TXN PCIE3_TXP PCIE3_TXN PCIE4_TXP PCIE4_TXN PCIE5_TXP PCIE5_TXN PCIE6_TXP PCIE6_TXN PCIE7_TXP PCIE7_TXN PCIE8_TXP PCIE8_TXN PCIE9_TXP PCIE9_TXN PCIE10_TXP PCIE10_TXN PCIE11_TXP PCIE11_TXN PCIE12_TXP PCIE12_TXN PCIE13_TXP / SATA0_TXP PCIE13_TXN / SATA0_TXN PCIE14_TXP / SATA1_TXP PCIE14_TXN / SATA1_TXN PCIE15_TXP / SATA2_TXP PCIE15_TXN / SATA2_TXN PCIE16_TXP / SATA3_TXP PCIE16_TXN / SATA3_TXN PCIE17_TXP / SATA4_TXP PCIE17_TXN / SATA4_TXN PCIE18_TXP / SATA5_TXP PCIE18_TXN / SATA5_TXN PCIE19_TXP / SATA6_TXP PCIE19_TXN / SATA6_TXN PCIE20_TXP / SATA7_TXP PCIE20_TXN / SATA7_TXN PCIE21_TXP PCIE21_TXN PCIE22_TXP PCIE22_TXN PCIE23_TXP PCIE23_TXN PCIE24_TXP PCIE24_TXN PCIE25_TXP PCIE25_TXN PCIE26_TXP PCIE26_TXN PCIE27_TXP PCIE27_TXN PCIE28_TXP PCIE28_TXN | O | PCI Express* Differential Transmit Pairs These are PCI Express* based outbound high-speed differential signals |
PCIE1_RXP PCIE1_RXN PCIE2_RXP PCIE2_RXN PCIE3_RXP PCIE3_RXN PCIE4_RXP PCIE4_RXN PCIE5_RXP PCIE5_RXN PCIE6_RXP PCIE6_RXN PCIE7_RXP PCIE7_RXN PCIE8_RXP PCIE8_RXN PCIE9_RXP PCIE9_RXN PCIE10_RXP PCIE10_RXN PCIE11_RXP PCIE11_RXN PCIE12_RXP PCIE12_RXN PCIE13_RXP / SATA0_RXP PCIE13_RXN / SATA0_RXN PCIE14_RXP / SATA1_RXP PCIE14_RXN / SATA1_RXN PCIE15_RXP / SATA2_RXP PCIE15_RXN / SATA2_RXN PCIE16_RXP / SATA3_RXP PCIE16_RXN / SATA3_RXN PCIE17_RXP / SATA4_RXP PCIE17_RXN / SATA4_RXN PCIE18_RXP / SATA5_RXP PCIE18_RXN / SATA5_RXN PCIE19_RXP / SATA6_RXP PCIE19_RXN / SATA6_RXN PCIE20_RXP / SATA7_RXP PCIE20_RXN / SATA7_RXN PCIE21_RXP PCIE21_RXN PCIE22_RXP PCIE22_RXN PCIE23_RXP PCIE23_RXN PCIE24_RXP PCIE24_RXN PCIE25_RXP PCIE25_RXN PCIE26_RXP PCIE26_RXN PCIE27_RXP PCIE27_RXN PCIE28_RXP PCIE28_RXN | I | PCI Express* Differential Receive Pairs These are PCI Express* based inbound high-speed differential signals |
PCIE_RCOMPP PCIE_RCOMPN | I | Impedance Compensation Inputs |
GPP_B0/ PCIE_LINK_DOWN | O | PCIE_LINK_DOWN Output PCIe link failure debug signal. PCH PCIe Root Port(s) will assert this signal when a link down event occurs and is detected. For example when a link fails to train during an L1 sub-state exit event. |