CLKOUT_PCIE_N0 CLKOUT_PCIE_N1 CLKOUT_PCIE_N2 CLKOUT_PCIE_N3 CLKOUT_PCIE_N4 CLKOUT_PCIE_N5 CLKOUT_PCIE_N6 CLKOUT_PCIE_N7 CLKOUT_PCIE_N8 CLKOUT_PCIE_N9 CLKOUT_PCIE_N10 CLKOUT_PCIE_N11 CLKOUT_PCIE_N12 CLKOUT_PCIE_N13 CLKOUT_PCIE_N14 CLKOUT_PCIE_N15 CLKOUT_PCIE_N16 CLKOUT_PCIE_N17 CLKOUT_PCIE_P0 CLKOUT_PCIE_P1 CLKOUT_PCIE_P2 CLKOUT_PCIE_P3 CLKOUT_PCIE_P4 CLKOUT_PCIE_P5 CLKOUT_PCIE_P6 CLKOUT_PCIE_P7 CLKOUT_PCIE_P8 CLKOUT_PCIE_P9 CLKOUT_PCIE_P10 CLKOUT_PCIE_P11 CLKOUT_PCIE_P12 CLKOUT_PCIE_P13 CLKOUT_PCIE_P14 CLKOUT_PCIE_P15 CLKOUT_PCIE_P16 CLKOUT_PCIE_P17 | O | Yes | PCI Express* Clock Output: Serial Reference 100 MHz PCIe* specification compliant differential output clocks to PCIe* devices |
GPP_D0 / SRCCLKREQ0# GPP_D1 / SRCCLKREQ1# GPP_D2 / SRCCLKREQ2# GPP_D3 / SRCCLKREQ3# GPP_D11 / SRCCLKREQ4# GPP_D12 / SRCCLKREQ5# GPP_D13 / SRCCLKREQ6# GPP_D14 / SRCCLKREQ7# GPP_H2 / SRCCLKREQ8# GPP_H3 / SRCCLKREQ9# GPP_H4 / SRCCLKREQ10# GPP_H5 / SRCCLKREQ11# GPP_H6 / SRCCLKREQ12# GPP_H7 / SRCCLKREQ13# GPP_H8 / SRCCLKREQ14# GPP_H9 / SRCCLKREQ15# GPP_J8 / SRCCLKREQ16# GPP_J9 / SRCCLKREQ17# | I/O | | Clock Request: Serial Reference Clock request signals for PCIe* 100 MHz differential clocks |
CLKOUT_CPUNSSC_P CLKOUT_CPUNSSC_N | O | No | Unfiltered Clock from Crystal to CPU: 38.4 MHz differential re - buffered crystal reference clock to the processor |
CLKOUT_CPUBCLK_P CLKOUT_CPUBCLK_N | O | Yes | Differential Clock to CPU : 100 MHz differential core reference clock to the processor |
CLKOUT_CPUPCIBCLK_P CLKOUT_CPUPCIBCLK_N | O | Yes | Differential PCIe* Reference Clock to CPU : 100 MHz differential PCIe* reference clock to the Processor |
XTAL_IN | I | | Crystal Input: Input connection for 38.4 MHz crystal to PCH |
XTAL_OUT | O | | Crystal Output: Output connection for 38.4 MHz crystal to PCH |
- SSC = Spread Spectrum Clocking. Intel does not recommend changing the Plan of Record and fully validated SSC default value set in BIOS Reference Code. The SSC level must only be adjusted for debugging or testing efforts.
|